| Génie Électrique | Conception de systèmes numériques |
| Objectifs | - Présenter une méthodologie de conception structurée pour les systèmes numériques. Sans a priori sur la technique de réalisation (CPLD, FPGA, ASIC, ?)
|
| Compétences | - Connaitre les techniques élémentaires de conception en logique combinatoire et séquentielle, et leurs limites
- Maitriser un langage de modélisation comportementale (SpecC, SystemC)
- Savoir passer d'une formulation algorithmique d'une fonction à une formulation au niveau transfert de registre (RTL)
- Connaitre les principaux modèles de (micro)architecture utilisés dans les circuits numériques actuellement
- Savoir valider et caractériser une solution
- Connaitre les bases théoriques des techniques de testabilité de circuits
|
| Description | - Techniques de conception élémentaires
- Modèle global et opératoire en combinatoire et séquentiel
- Flots de conception en numérique
- Conception fonctionelle
- Modélisation comportementale (en SpecC)
- Conception architecturale
- Algorithmie RTL
- Modèles d'architectures
- Caractérisation, validation
- Simulation logique
- Analyse de chemins
- Introduction à la testabilité (simulation de fautes)
- Etude de cas
|
| Horaire encadré | 28h (16h CM + 12h TD) |
| Évaluation | Examen final, Écrit |
| Bibliographie | Conception de Systèmes Numériques, Sérot, J., Cours en ligne : http://cust-interne.univ-bpclermont.fr/Enseignement/Ge/serot/cours |
| Enseignants | Jocelyn SEROT |
| 26/08/2008 |
| Génie Électrique | TP Conception des systèmes numériques |
| Objectifs | - Illustrer la démarche de conception proposée sur un exemple de complexité réaliste. Introduction à la notion de conception par transformation
|
| Compétences | - Savoir appliquer la méthodologie présentée dans la brique ESN5 à un exemple concret
- Maitriser un langage de modélisation comportementale (SpecC,SystemC)
- Savoir passer d'un modèle comportemental en SpecC/SystemC à un modèle RTL en VHDL
|
| Description | - Conception et simulation d'un système numérique complet en specC et VHDL
|
| Horaire encadré | 24h (24h TP) |
| Évaluation | 50% Examen final, Écrit
50% Contrôle continu, Travail pratique |
| Support | - compilateur SpecC ou SystemC
- chaine de développement Xilinx pour circuits reprogrammables
|
| Enseignants | Michel JAMES, Jacques LAFFONT, Jocelyn SEROT |
| 04/03/2010 |