Génie Électrique

Conception conjointe matériel-logiciel
Génie ÉlectriqueAnnée 3, Semestre S9
Cycle ingénieur		4 crédits ECTS3GES9CC
Objectifs
  • Etre capable de comprendre et d'appréhender les méthodes spécifiques de conception et de développement des systèmes sur puce
Liste des ECConception conjointe
TP Co-design
TS co-design
Horaire encadré50 h
Travail personnel25 h
Évaluation33% Conception conjointe
33% TP Co-design
33% TS co-design
Pré-requis1GES6SP - Systèmes programmables
2GES7VHD - Langage de description matériel (VHDL)
2GES8CSN - Conception de systèmes numériques
2GES8PRO - Programmation
ResponsableMichel JAMES
18/08/2008
Génie ÉlectriqueConception conjointe
Objectifs
  • Présenter la problématique et les principales méthodologies associées au développement d'applications sur des architectures mixtes associant matériel et logiciel.
Compétences
  • Etre capable de maîtriser la méthodologie de conception et de développement des Systèmes sur puces
Description
  • Les problématiques du co-design
  • Méthodologies
  • Exemples d'application
Horaire encadré14h (8h CM + 6h TD)
ÉvaluationExamen final, Écrit
Bibliographie

VHDL : méthodologie de design et techniques avancées, SCHNEIDER Thierry, éditions DUNOD

Conception de haut niveau des systèmes monopuces, JERRAYA Ahmed Amine, éd HERMES LAVOISIER

Conception logique et physique des systèmes monopuces, JERRAYA Ahmed Amine, éd HERMES LAVOISIER

Support
  • Chaîne de développement XILINX
EnseignantsMichel JAMES
26/08/2008
Génie ÉlectriqueTP Co-design
Objectifs
  • Illustrer les concepts du cours sur un exemple concret. Maitriser le flot de conception et les outils associés.
Compétences
  • Etre capable de mettre en oeuvre un système sur puce reprogrammable avec incorporation d'un bloc IP développé pour les TP
Description
  • Conception d'un bloc IP simple en VHDL
  • Intégration au sein d'une architecture associant un uP et un FPGA
  • Validation
Horaire encadré12h (12h TP)
ÉvaluationExamen final, Mémoire
Bibliographie

VHDL : méthodologie de design et techniques avancées, SCHNEIDER Thierry, éditions DUNOD

Support
  • chaîne de développement XILINX ( ISE + EDK + CSP )
  • Platines de développement XUP V2P
EnseignantsMichel JAMES
26/05/2010
Génie ÉlectriqueTS co-design
Objectifs
  • Valider les acquis du cours sur un exemple plus complexe.
Compétences
  • Etre capable d'intégrer un co processeur pour accélérer les temps de traitement au sein d'un système sur puce.
  • Etre capable d'explorer différentes architectures afin de pouvoir faire le meilleur choix pour obtenir un système sur puce le plus performant
Description
  • Conception conjointe matérielle-logicielle d'une fonction complexe
  • Intégration au sein d'une architecture associant un uP et un FPGA
  • Validation
Horaire encadré24h (24h TP)
ÉvaluationExamen final, Mémoire
Bibliographie

VHDL : méthodologie de design et techniques avancées, SCHNEIDER Thierry, éditions DUNOD

Support
  • chaîne de développement XILINX ( ISE + EDK + CSP )
  • Platines de développement XUP V2P
EnseignantsMichel JAMES, Jacques LAFFONT
04/03/2010