Polytech'Clermont - Génie Électrique - Programmation avancée

Génie Électrique

Programmation avancée
Génie Électrique	Année 3, Semestre S9 Cycle ingénieur	4 crédits ECTS	3GES9PRO
Objectifs	Ce module présente est une introduction aux notions et aux techniques de la programmation parallèle - dont l'audience a considérablement augmenté avec la généralisation des grilles de calcul et des processeurs multi-coeurs - d'une part et un approndissement, par la pratique, des techniques de programmation des processeur de traitement des signaux.
Liste des EC	Programmation parallèle Architecture et programmation des processeurs et DSP TP processeurs de signaux
Horaire encadré	52 h
Travail personnel	26 h
Évaluation	33% Programmation parallèle 33% Architecture et programmation des processeurs et DSP 33% TP processeurs de signaux
Pré-requis	2GES8PRO - Programmation 1TCS5INF - Socle informatique
Responsable	Jocelyn SEROT
	18/08/2008

Génie Électrique	Programmation parallèle
Objectifs	Présentation des principaux modèles de programmation parallèles utilisés pour le calcul hautes performances ou dans les systèmes intégrés
Compétences	Connaitre les principaux enjeux du calcul parallèle Connaitre les principaux paramètres architecturaux des calculateurs parallèles Savoir établir un modèle analytique de performance de manière à juger de l'opportunité de paralléliser un problème Connaitre les principaux modèles de programmation et les outils permettant leur mise en œuvre sur des calculateurs du commerce
Description	Place et rôle du parallélisme Elements d'architecture Principaux modèles de programmation : data-parallel, multi-flots, à passage de message Analyse de performance
Horaire encadré	14h (8h CM + 6h TD)
Évaluation	Examen final, Écrit
Bibliographie	Introduction à la programmation parallèle, Sérot, J., Cours en ligne : http://cust-interne.univ-bpclermont.fr/Enseignement/Ge/serot/cours
Enseignants	Jocelyn SEROT
	13/11/2009

Génie Électrique	Architecture et programmation des processeurs et DSP
Objectifs	Etude des dernières evolutions dans la structure des processeurs Comprendre le contexte de ces évolutions et les améliorations apportées Analyse critique des gains de performances.
Compétences	Etre capable de programmer de facon optimale un processeur de dernière génération. Savoir choisir et mettre en oeuvre un DSP pour des applications de traitement du signal ou de contrôle-commande Etre capable d'estimer au plus juste les performances d'un algorithme sur un processeur donné et de les optimiser
Description	Structure interne d'un DSP Structure superscalaire et opérations vectorielles Pipeline , mémoire cache et temps de latence Code morphing
Horaire encadré	14h (14h CM)
Évaluation	Examen final, Écrit
Bibliographie	Vlsi Synthesis of Dsp Kernels: Algorithmic and Architectural Transformations, Mehendal M.; Sherlekar S.D.,
Enseignants	Jacques LAFFONT
	26/08/2008

Génie Électrique	TP processeurs de signaux
Objectifs	Cette UE traite de l'implantation optimale de fonctions de traitement du signal sur des architectures de processeurs spécialisées, de type DSP en particulier
Compétences	Connaitre et savoir utiliser les différentes caractéristiques architecturales des processeurs
Description	Optimisation d'un programme en tenant compte des possibilités offertes par une architecture pipeline, vectorielle, superscalaire, ... Estimation des performances temporelles. Impact du cache
Horaire encadré	24h (24h TP)
Évaluation	Examen final, Travail pratique
Bibliographie	Vlsi Synthesis of Dsp Kernels: Algorithmic and Architectural Transformations, Mehendal M.; Sherlekar S.D.,
Support	Carte de développement TI SPR190C
Enseignants	Jacques LAFFONT
	16/09/2009